PAT-NO:

JP401140650A

DOCUMENT-IDENTIFIER: JP 01140650 A

TITLE:

PACKAGE FOR SURFACE MOUNTING PARTS

PUBN-DATE:

June 1, 1989

INVENTOR - INFORMATION:

NAME

KOYANAGI, KENICHI TAKAHASHI, SHINJI

ASSIGNEE-INFORMATION:

NAME

IBIDEN CO LTD

COUNTRY

N/A

APPL-NO: JP62297324

APPL-DATE: November 27, 1987

INT-CL (IPC): H01L023/52

US-CL-CURRENT: 257/724

ABSTRACT:

PURPOSE: To obtain desired performance function together with

general-purpose IC's mounted en bloc, by performing a necessary program

processing for programmable logic IC's mounted on a single multilayer

interconnection board.

CONSTITUTION: On the upper surface of a first wiring board 11, necessary

number of programmable logic IC's 15 and general-purpose IC's 16 are mounted.

A second wiring board 12 is provided with pins 17 having a suitable pattern.

Between the first wiring board 11 and the second wiring board 12, a third

wiring board 13 having a lead wire part of necessary pattern is arranged. The

programmable logic IC's 15 and the general-purpose IC's 16 are subjected to

necessary connection by the pins 17 of the second wiring board 12. Thus a

multilayer interconnection board 14 is constituted of the first ∼ the third

wiring boards, and a package 10 is constituted of necessary number of the

programmable logic IC's and the general-purpose IC's
mounted on said multilayer

interconnection board, thereby obtaining various functional circuits.

COPYRIGHT: (C) 1989, JPO&Japio

①特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-140650

⑤Int Cl.⁴

識別記号

庁内整理番号

④公開 平成1年(1989)6月1日

H 01 L 23/52

D - 8728 - 5F

審査請求 未請求 発明の数 1 (全7頁)

段発明の名称 表面実装部品用パッケージ

②特 願 昭62-297324

29出 願 昭62(1987)11月27日

⑦発 明 者 小 柳 賢 一 岐阜県大垣市久徳町537番地 ②発 明 者 高 橋 伸 治 岐阜県大垣市久徳町238番地

⑪出 願 人 イビデン株式会社 岐阜県大垣市神田町2丁目1番地

例代 理 人 弁理士 骨我 道照 外4名

明 趣 2

1. 発明の名称

表面実装部品用パッケージ

2. 特許請求の範囲

(1)単一の多層配線板上にプログラマブルロジックICと汎用ICとを搭載して、前記プログラマブルロジックICに所要のプログラム処理を施すことにより所望の機能を果たすことができるようにされたことを特徴とする表面実装部品用パッケージ。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は表面実装部品用パッケージに関する ものであり、特に、プログラマブルロジックIC と汎用ICとを実装させることにより、多種多様 な機能回路を実現することが可能にされた表面実 装部品用パッケージに関するものである。

[従来の技術]

第8回は、従来のこの種の表面実装部品用パッケージを例示する斜視図、第9回は、上記従来例

を汎用 I C とともにマザーボードとしてのアリント配級板に搭載した場合を例示する概略構成図である。

まず、第8図において、第1配線板81には所 翌パターンの配線85が施され、その上面には、 別異の受動回路部品86とともに、所要数のプロ グラマブルロジックIC84が搭載されている。 また。第2配線板82には適当なパターンをもっ てピン83が設けられている。そして、第1配線 板81と第2配線板82とは、適当なパターンの 薄線部(図示されない)をもって相互に接続され ており、第1配線板81上のアログラマブルロジッ クIC84が、第2配線板82のピン83によっ て他の所要の基板に接続される。このようにして、 従来の表面実装部品用パッケージ80が構成され ることになる。このように構成された表面実装部 品用パッケージ80において、搭載されているア ログラマブルロジックIC84に対して所要のプ ログラム処理を施すことにより、所望の機能を果 たす回路を実現することができる。かくして、第

1配線板81上の配線85のパクーンを複雑化させることなく、所望の機能を果たす回路を比較的容易に実現することができる。しかしながら、実際には、プログラマブルロジックIC84だけからなる表面実装部品用パッケージ80によっては、所望の回路を実現させることが困難であったり、または、当該表面実装部品用パッケージ80の使用効率が低くなったりすることがある。

次に、第9図において、上記従来の表面実装部と もにアリント配級板92上に搭載されて、あるうに はでの機能回路90が構成されている。このは、のよっている。このはないなる。このは、が構成されている。このはいっている。ことで、従来の表面ですったのである。ことで、でいるできるけれたものができるけれたものできるけれたものできるけれたものできるけれたものできるけれたものできるけれたものできるけれたのできるけれたものできるけれたものできるけれたものできるけれたものできるけれたものできるけれたものできるけれたものには変更とないという。 定規板92が必要となり、それだけた型化のによると、当該アリント配線板92自体のによっているといいにはませた。

単一の多層配線板上にプログラマブルロジック I C と汎用 I C とを搭載した構成のものである。 [作用]

この発明によれば、単一の多層配数板上に搭載されたプログラマブルロジックICに所要のプログラム処理を施すことにより、一緒に搭載されている汎用ICとともに、所望の機能を果たすことができる。

[実施例]

第1図は、この発明による実施例を示す斜視図である。この第1図において、第1配線板11の上面には、所要数のプログラマブルロジック1C15および汎用IC16が搭載されている。まと、第2配線板12には適当なパターンをもってピン17が設けられている。そして、第1配線板11と第2配線板12との間には、所要パターンの導線部(図示されない)を有する第3配線板11かですが設けられており、第1配線板11上のプログラマブルロジックIC15および汎用IC16は、第2配線板12のピン17によって所要の接続がな

ながることになる.

[発明が解決しようとする問題点]

上記されたように、従来の表面突装部品用バッケージは、プログラマブルロジックICだけによるものは、必要な回路を実現させることが困難であったり、その使用効率が低かったりする問題点があり、また、この従来の表面実装部品用バッケージを汎用ICと組み合わせて使用するときには、そのためのプリント配線板が必要となり、実現しようとする回路用の配線パターンを前記でしまった。

この発明は、上記問題点を解決するためになされたものであって、プログラマブルロジックICと汎用ICとを一緒に搭載して、より多くの機能を必要に応じて簡単に実現することができるようにされた表面実装部品用パッケージを得ることを目的とするものである。

[問題点を解決するための手段]

この発明に係る表面実装部品用パッケージは、

される。前記第1、第2、第3配線板によって多層配線板14が構成されており、この上に搭載された所要数のプログラマブルロジックICおよび汎用ICによって、この発明による実施例としての表面実装部品用パッケージ10が構成される。

第2図は、上記実施例の一部を切断して示す構成例示図である。この第2図において、第1配線板11の適所にはスルーホール21が設けられており、導電部22はこのスルーホール21を貫近している。第2配線板12にも所定の場所に選ぶった。また、これらのスルにもでは、ハンダのような適当な時でもれている。そして、前述されたように、第1配線板11なの準電部23を介して所要の電気的な接続がなされている。

第3図は、上記実施例におけるプログラマブルロジックIC15の内部構成を例示する回路図で

あって、例えば、適当なアンプ31、3ステート・ バッファ32、ANDゲート33、ORゲート3 4、インバータ35、フリップ・フロップ36等 によって構成されている。

第4図は、上記実施例についての第1週用例を 示す構成例示図である。この第4図における第1 適用例は、例えば空調用のモータの駆動制御部を 実現するものであって、表面実装部品用パッケー ジ10を構成する汎用IC16の一方は、例えば、 銅ーコンスタンタン熱電対からなる温度センサイ 1からのアナログ温度情報を、対応のデジタル情 報に変換するためのAD変換器として動作してい る。また、プログラマブルロジックIC15は、 1 種の給理判断機能部としての動作をするもので あって、比較部15Aとカウンタ部15Bとを含 んでおり、比較部15Aには、AD変換器16か らの出力デジタル情報と温度設定部42からの所 定の設定情報とが加えられ、また、カウンタ部1 5 Bには、前記比較部 1 5 A および温度設定部 4 2からの出力情報ならびにクロック部43からの

クロック情報が加えられている。そして、表面実 装部品用パッケージ10を構成する汎用IC16 の他方は、カウンタ部15Bから出力されるデジ タル情報を対応のアナログ情報に変換するための DA変換器として動作しており、これから出力さ れるアナログ情報は、ドライブ回路44を介して サーポモータのようなモータ45に加えられて、 このモータ45の回転速度を周囲温度に対応して 制御するようにされる。この第1適用例において は、プログラマブルロジックIC15と汎用IC 16とを実装することにより、前者だけでは実現 することが困難な、アナログ入力-アナログ出力 の機能を果たすものが容易に得られることになる。 この無1適用例のものは 以下のように事現す ることができる。极厚1. 0mmのガラスーエポ キシ銅張積層板(両面銅箔18μm)に対して通 常のセミアディティブ法を施して、プログラマブ

ルロジックICの実装面上の導体パターン、その

対向面上での導体パターン、および、両者を電気

的に導道させるためのスルーホールを形成させる

ことで第1の配線板が得られる。第2、第3の配 報板についてもほぼ同様な処理を施し、それぞれ に形成されている導体パターンやスルーホールの 位置合わせをして所要の多層配線板が得られる。 なお、第3の配線板における導体ピン用のスルー ホールはデュアルインライン形式で設けられてい る。そして、この導体ピン用のスルーホールには、 ハンダ・メッキを施したコパール製の導体ピンを 高融点ハンダのディップ法で固定させる。このよ うにして用意された多層配線板の実装面上で、所 要のアログラマブルロジックICや汎用ICのた めの端子部にハンダ・ペーストの印刷を施し、適 当な仮固定用の接着剤を所要の部分に塗布してか 6、前記された2種類のICを含む部品を搭載し、 紫外級の照射や赤外級リフローを施すことで前記 部品を多層配線板に固定的に接続させて、所要の 表面実装部品用パッケージが得られる。このよう にして得られた表面実装部品用パッケージに搭載 されているアログラマブルロジックICについて 必要なプログラム処理を施すことで、前記された

第1週用例のものが実現される。

第5回は、上記実施例についての第2適用例を 示す構成例示図である。この第5図における第2 適用例は、例えば音声合成部を実現するものであっ て、表面実装部品用パッケージ10を構成するア ログラマブルロジックIC15はインタフェース としての機能を果たすらのであり、汎用IC16 はDA変換器としての機能を果たすものである。 マイクロコンピュータ51はCPU51Aおよび メモリ51 Bからなるものであり、このメモリ5 1 B に格納されている所要の情報について、CP U51Aで受けた処理の結果としてのデジタル出 力情報は、外部のクロック部52からのクロック 情報を受け入れるようにされたインタフェース1 5を介して、後段のDA変換器16に供給される。 そして、このDA変換器16からのアナログ出力 情報は、アンプラるおよびLPF(ローパスフィ ルタ)54を通してスピーカ55に加えられて、 所要の音声合成出力が得られることになる。この 第2週月例においては、アログラマブルロジック

I C 1 5 と汎用 I C 1 6 とを実装することにより、前者だけでは実現することが困難な、デジタル入カーアナログ出力の機能を果たすものが容易に得られることになる。

この第2適用例のものは、以下のように実現す ることができる。板厚1、0mmのガラスートリ アジン網張積層板(両面網箔18μm)に対して 通常のサブトラクティブ法を施して、アログラマ ブルロジックICの実装面上の導体パターン、そ の対向面上での導体パターン、および、両者を電 気的に導通させるためのスルーホールを形成させ ることで第1の配線板が得られる。第2、第3の 配線板についてもほぼ同様な処理を施し、それぞ れに形成されている導体パターンやスルーホール の位置合わせをして所要の多層配線板が得られる。 なお、第3の配線板における導体ピン用のスルー ホールはピングリッドアレイ形式で設けられてい る。そして、この導体ピン用のスルーホールには、 ニッケルー金メッキを施したりん青銅製の導体ビ ンを高融点ハンダのディップ法で固定させる。こ

第6図は、上記実施例についての第3適用例を示す構成例示図である。この第6図における第3適用例は、例えば、マイクロコンピュータと対応のキーボードとの同に介在されるエンコーダ機能部を実現するものであって、表面実装パッケージ10を構成する汎用IC16は、ワンショット・マルチパイブレータとしての機能を果たすようにされており、また、プログラマブルロジックIC

15は、所要のエンコーダ機能を果たすようにされている。そして、このアログラマブルロジック IC15には、マトリクス・キーボード61およびマイクロコンピュータ62が接続されている。

ここで、前記汎用ICI6は、ワンショット・マルチバイブレータとしての機能を果たすものであって、マトリクス・キーボード61からの信号の入力操作の際に生じ易いチャタリングが確実に防止される。かくして、この第3適用例のものにおいては、プログラマブルロジックICだけでは実現困難な機能回路が、汎用ICとの併用により容易に実現可能にされるとともに、プログラマブ

ルロジックICに適用するプログラムを適宜に選択することにより、使用対象のマイクロコンピュータに最適なマトリクス・キーボードを容易に選定することができる。

この第3適用例のものは、以下のように実現す ることができる。板厚1、0mmのガラスーエポ キシ銅張積層板 (両面銅箔18μm) に対して通 常のセミアディティブ法を施して、プログラマブ ルロジックICの実装面上の導体パターン、その 対向面上での導体パターン、および、両者を意気 的に導通させるためのスルーホールを形成させる ことで第1の配線板が得られる。第2、第3の配 終板についてもほぼ同様な処理を施し、それぞれ に形成されている導体パターンやスルーホールの 位置合わせをして所要の多層配線板が得られる。 なお、第3の配線板における導体ピン用のスルー ホールはデュアルインライン形式で設けられてい る。そして、この導体ピン用のスルーホールには、 ハンダ・メッキを施したコバール製の導体ピンを 高融点ハンダのディップ法で固定させる。このよ

第7図は、上記実施例についての第4適用例を示す構成例示図である。この第7図における第4 適用例は、例えば、マイクロコンピュータで制御されるプリンタ本体に含まれたインタフェース機能部を実現するものである。即ち、プリンタ本体71には、プログラマブルロジックIC15および汎用IC16からなる表面実装部品用バッケージ10と制御部72とが含まれており、この制御

なお、第3の配線板における導体ピン用のスルー ホールはピングリッドアレイ形式で設けられてい る。そして、この導体ピン用のスルーホールには、 ニッケルー金メッキを施したりん青銅製の導体ビ ンを高融点ハンダのディップ法で固定させる。こ のようにして用意された多層配線板の実装面上で、 所要のプログラマブルロジックICや汎用ICの ための端子部にハンダ・ペーストの印刷を施し、 適当な仮固定用の接着剤を所要の部分に塗布して から、前記された2種類のICを含む部品を搭載 し、紫外線の照射や赤外線リフローを施すことで 前記部品を多層配線板に固定的に接続させて、所 要の表面実装部品用パッケージが得られる。この ようにして得られた表面実装部品用パッケージに 搭載されているアログラマブルロジックICにつ いて必要なアログラム処理を施すことで、前記さ れた第4適用例のものが実現される。そして、こ の第4週用例のものにおいても、プログラマブル ロジックICだけでは実現困難な機能回路が、汎 用ICとの併用により容易に実現可能にされるも

部72は汎用IC16に接続されている。また、マイクロコンピュータ73は前記プリンタ本体71を全体的に制御するためのものであって、このマイクロコンピュータ73に含まれているものは、CPU74、メモリ75およびインタフェース76である。ここで、表面実装部品用パッケージ10は、全体として、プリンタ本体71とマイクロコンピュータ73との間の最適なインタフェース機能を果たすようにされる。

この第4 適用例のものは、以下のように実現することができる。板厚1.0mmのガラスートリアジン網張積層板(両面網箔18μm)に対して通常のサブトラクティブ法を施して、プログラマブルロジック1 Cの実装面上の導体パターン、その対向面上での導体パターン、および、両者を電気板についてもほぼ同様な処理を施し、それぞれに形成されている導体パターンやスルーホールの位置合わせをして所要の多層配線板が得られる。

のである.

[発明の効果]

以上説明されたように、この発明に係る表にに、この発明に係る表上には、単一の多層配線板上では、単一の多層配線板上では、単一の多層配線板上では、単一の多層配線板上では、単位では、前にでは、前にでは、一つでは、一つでは、地ででは、地ででは、地ででは、地ででは、地ででは、できるというでは、できるというでは、できるというでは、できるというでは、からないでは、では、からないでは、では、からないでは、では、からないでは、では、からないでは、では、からないでは、では、からないでは、できるというでは、からないでは、できるというには、からないでは、できるというには、からないでは、できるというには、できるというには、できるというには、できるといる。

4. 図面の簡単な説明


第1図は、この発明の実施例である表面実装部品用パッケージを示す斜視図、第2図は、上記実施例の一部を切断して示す構成例示図、第3図は、上記実施例におけるプログラマブルロジックIC 15の内部構成を例示する回路図、第4図は、上

特開平1-140650(6)

記実施例についての第1適用例を示す構成例示図、第5図は、上記実施例についての第2適用例を示す構成例示図、第6図は、上記実施例についての第3週用例を示す構成例示図、第7図は、上記実施例についての第4適用例を示す構成例示図、第8図は、従来例を示す針視図、第9図は、上記従来例を汎用ICとともにプリント配線板に搭載した場合を例示する概略構成図である。

10は表面 奥装部品用パッケージ、11、12、 13は第1、第2、第3配線板、14は多層配線 板、15はプログラマブルロジックIC、16は 汎用ICである。

代理人 首我 道照




IO: 表面実装部品用パケージ

14:多層配線板


11:第1配線板 12:第2配線板 15:プログラマブルロジックIC I6:汎用IC

13:第3配線板

17:ピン





21,24: スルーホール 22,23,25: 海電部 26:海電性固着剤




31: アンプ 32: 3ステート・バッファ 33: ANDケート

34:0Rケート 35:インバータ 36:フリップ フロップ







16: ウンショット・マルチバイブレータ

